proposed a pipeline architecture wh

proposed a pipeline architecture which is capable of producing one edge detected pixel for every clock cycle with maximum clock frequency of 10 MHz. The architecture is operational for real time edge detection application. Shen et al. [3] presented a software implementation of Perwitt edge detection technique by using convolution operation. The scheme is capable of performing on compressed images and videos that can be used in variety of image processing application for instance motion estimation and comer detection. Pel-Yung [4] proposed the systolic array architecture with scalable first in, first out (FIFO) design to perform the effect of edge detection on five images with different size. It is capable to produce 73.6 MHz frequency with video rate 280 fps. Abbasi et al [5] proposed a real time architecture for Perwitt edge detection by conducting pipelining technique. The architecture executed faster than the software designed version by C or C++ languages.

ผลลัพธ์ (ไทย) 1:

นำเสนอสถาปัตยกรรมของไปป์ไลน์ที่มีความสามารถในการผลิตหนึ่งขอบพบพิกเซลสำหรับทุกวงจรนาฬิกามีนาฬิกาสูงสุดที่ความถี่ 10 MHz สถาปัตยกรรมเป็นการดำเนินงานสำหรับตรวจสอบเวลาจริงขอบแอพลิเคชัน เชิน et al. [3] นำเสนอซอฟต์แวร์ใช้งานเทคนิคการตรวจจับขอบ Perwitt โดยดำเนิน convolution โครงร่างมีความสามารถในการบีบอัดภาพและวิดีโอที่สามารถใช้ในการประมวลผลแอพลิเคชันเช่นเคลื่อนไหวประเมินและตรวจสอบผู้มาภาพที่หลากหลาย Pel-ยูง [4] นำเสนอสถาปัตยกรรม systolic เรย์กับปรับสเกลก่อน ก่อนออก(ก่อน FIFO) ออกแบบเพื่อทำผลของการตรวจจับขอบภาพที่ห้ามีขนาดแตกต่างกัน สามารถผลิต 73.6 MHz ความถี่ด้วยอัตรา 280 fps Abbasi et al [5] นำเสนอสถาปัตยกรรมเวลาจริงสำหรับการตรวจหาขอบ Perwitt โดยดำเนินการเทคนิค pipelining สถาปัตยกรรมที่ดำเนินการได้เร็วกว่ารุ่นซอฟต์แวร์ที่ออกแบบ โดยภาษา C หรือ c ++

ผลลัพธ์ (ไทย) 2:

เสนอสถาปัตยกรรมท่อที่มีความสามารถในการผลิตขอบพิกเซลตรวจพบสัญญาณนาฬิกาทุกความถี่สัญญาณนาฬิกาสูงสุด 10 MHz สถาปัตยกรรมการดำเนินงานในเวลาจริงสำหรับการประยุกต์ใช้การตรวจจับขอบ Shen และคณะ [3] ที่นำเสนอการใช้งานซอฟต์แวร์ของเทคนิคการตรวจสอบ Perwitt ขอบโดยใช้การดำเนินการบิด โครงการที่มีความสามารถในการดำเนินการเกี่ยวกับการบีบอัดภาพและวิดีโอที่สามารถนำมาใช้ในความหลากหลายของการประยุกต์ใช้การประมวลผลภาพเพื่อประมาณการเช่นการเคลื่อนไหวและการตรวจสอบผู้มา เพลยูง [4] เสนอสถาปัตยกรรมอาร์เรย์ systolic กับที่ปรับขนาดได้เป็นครั้งแรกในครั้งแรกออกก่อน (FIFO) การออกแบบเพื่อดำเนินการตรวจสอบผลกระทบของขอบในห้าภาพที่มีขนาดแตกต่างกัน มันมีความสามารถในการผลิต 73.6 MHz ความถี่ที่มีอัตราการวิดีโอ 280 เฟรมต่อวินาที บาและคณะ [5] เสนอสถาปัตยกรรมเรียลไทม์สำหรับการตรวจหา Perwitt ขอบโดยการดำเนินเทคนิค pipelining สถาปัตยกรรมดำเนินการได้เร็วกว่าซอฟต์แวร์ที่ออกแบบมาโดยรุ่น C หรือ C ++ ภาษา

ผลลัพธ์ (ไทย) 3:

เสนอทางสถาปัตยกรรม ซึ่งมีความสามารถในการผลิตหนึ่งขอบพบพิกเซลทุกนาฬิการอบความถี่สัญญาณนาฬิกาสูงสุด 10 MHz สถาปัตยกรรมงานเวลาขอบโปรแกรมตรวจจับจริง Shen et al . [ 3 ] เสนอซอฟต์แวร์ที่ใช้เทคนิคการตรวจจับขอบ perwitt โดยใช้การดำเนินการที่ซับซ้อนมาก .เป็นโครงการที่สามารถดำเนินการบีบอัด ภาพและวิดีโอที่สามารถใช้ในความหลากหลายของโปรแกรมประมวลผลภาพการเคลื่อนไหวตัวอย่างและตรวจสอบผู้มา เพล ยุง [ 4 ] เสนอสถาปัตยกรรมเรย์ systolic กับระบบเข้าก่อนออกก่อน ( FIFO ) การออกแบบเพื่อแสดงผลของการตรวจหาขอบบนห้าภาพที่มีขนาดแตกต่างกัน มีความสามารถในการผลิต 736 MHz ความถี่อัตราวิดีโอ 280 fps Abbasi et al [ 5 ] เสนอเวลาจริงสถาปัตยกรรมสำหรับการตรวจหาขอบ perwitt โดยดำเนินการ pipelining ) สถาปัตยกรรมประมวลผลได้เร็วกว่ารุ่นซอฟต์แวร์ที่ออกแบบโดย C หรือ C ภาษา