The AVR core combines a rich instru

The AVR core combines a rich instruction set with 32 general purpose working registers.
All the 32 registers are directly connected to the Arithmetic Logic Unit (ALU), allowing
two independent registers to be accessed in one single instruction executed in one clock
cycle. The resulting architecture is more code efficient while achieving throughputs up to
ten times faster than conventional CISC microcontrollers.

ผลลัพธ์ (ไทย) 1:

รับหลักการรวมคำสั่งรวยด้วย 32 ทะเบียนทำงานทั่วไปทะเบียน 32 ทั้งหมดเชื่อมต่อโดยตรงกับคณิตศาสตร์ตรรกะหน่วย (เที่ยว ALU), ให้ทะเบียนสองอิสระที่จะเข้าถึงในหนึ่งคำสั่งเดียวในหนึ่งนาฬิกาวงจร สถาปัตยกรรมได้ถูกเพิ่มเติมรหัสที่มีประสิทธิภาพในขณะบรรลุ throughputs ถึง10 เท่าเร็วกว่าไมโครคอนโทรลเลอร์แบบ CISC ธรรมดา

ผลลัพธ์ (ไทย) 2:

แกน AVR ผสมผสานการเรียนการสอนที่อุดมไปด้วยชุดที่มี 32 จุดประสงค์ทั่วไปลงทะเบียนทำงาน.
ทั้งหมด 32 ลงทะเบียนมีการเชื่อมต่อโดยตรงกับหน่วยลอจิกคณิตศาสตร์ (ALU) ช่วยให้
สองลงทะเบียนอิสระที่จะเข้าถึงการเรียนการสอนในหนึ่งเดียวดำเนินการในนาฬิกาหนึ่ง
รอบ สถาปัตยกรรมที่เกิดเป็นรหัสมีประสิทธิภาพมากขึ้นขณะที่การบรรลุ throughputs ถึง
สิบครั้งเร็วกว่าไมโครคอนโทรลเลอร์ CISC ธรรมดา