Long mode, extends general "registe

Long mode, extends general "registers" to 64 bits (RAX, RBX, RIP, RSP, RFLAGS, etc), and adds an additional 8 integer "registers" (R8, R9, ..., R15) plus 8 more SSE registers (XMM8 to XMM15) to the CPU. Linear addresses are extended to 64 bit (however, a given CPU may implement less than this) and the physical address space is extended to 52 bits (a given CPU may implement less than this). In essence long mode adds another mode to the CPU.
Long mode does not support hardware task switching or virtual 8086 tasks. In long mode the current CS determines if the code currently running is 64 bit code (true long mode) or 32 bit code (compatibility mode), or even 16-bit protected mode code (still in compatibility mode). Using paging has become mandatory, and segmentation has been stripped down for performance reasons.
The first 64 bit CPUs from both Intel and AMD support 40 bit physical addresses and 48 bit linear addresses.

ผลลัพธ์ (ไทย) 1:

ลองโหมด ขยายทั่วไป "ลงทะเบียน" 64 บิต (RAX, RBX, RIP บังคับ RFLAGS ฯลฯ), และเพิ่มจำนวนเต็ม 8 เพิ่มเติม "ลงทะเบียน" (R8, R9,..., R15) บวก SSE เพิ่มเติม 8 ทะเบียน (XMM8 กับ XMM15) CPU ที่อยู่ที่เส้นจะขยายเป็น 64 บิต (อย่างไรก็ตาม CPU กำหนดอาจใช้น้อยกว่านี้) และมีขยายพื้นที่ทางกายภาพเป็นชิ้น ๆ 52 (CPU ที่กำหนดอาจใช้น้อยกว่านี้) สาระสำคัญในโหมดยาวเพิ่มโหมดให้ CPUไม่สนับสนุนโหมดยาวสลับงานฮาร์ดแวร์หรืองานเสมือน 8086 ในโหมดยาว CS ปัจจุบันกำหนดว่ารหัสการเรียกใช้รหัส 64 บิต (โหมดยาวจริง) หรือรหัสแบบ 32 บิต (โหมดความเข้ากันได้), หรือรหัสได้ 16 บิตโหมดป้องกัน (ในโหมดความเข้ากันได้) ใช้เพจจิ้งได้กลายเป็นข้อบังคับ และมีการปล้นแบ่งลงสำหรับเหตุผลด้านประสิทธิภาพแรก 64 บิต Cpu จาก Intel และ AMD สนับสนุนกายภาพ 40 บิตและบิต 48 เส้นอยู่

ผลลัพธ์ (ไทย) 2:

โหมดยาวทอดตัวทั่วไป "" การถึง 64 บิต (Rax, RBX, RIP, RSP, RFLAGS ฯลฯ ) และเพิ่มอีก 8 จำนวนเต็ม "ลงทะเบียน" (R8, R9, ... , R15) บวก 8 เพิ่มเติม SSE ลงทะเบียน (XMM8 เพื่อ XMM15) เพื่อซีพียู ที่อยู่เชิงเส้นจะขยายถึง 64 บิต (แต่ CPU ที่ได้รับอาจจะใช้เวลาน้อยกว่านี้) และพื้นที่ที่อยู่ทางกายภาพจะขยายไปยัง 52 บิต (CPU ที่กำหนดอาจจะใช้เวลาน้อยกว่านี้) ในสาระสำคัญโหมดยาวเพิ่มโหมดซีพียูอีก.
โหมดยาวไม่สนับสนุนฮาร์ดแวร์เปลี่ยนงานหรือเสมือน 8086 งาน ในโหมดยาวปัจจุบันลูกค้ากำหนดว่ารหัสที่ใช้ในปัจจุบันเป็นรหัส 64 บิต (โหมดจริงยาว) หรือรหัส 32 บิต (โหมดที่เข้ากัน) หรือแม้กระทั่ง 16 บิตรหัสโหมดป้องกัน (ยังคงอยู่ในโหมดที่เข้ากัน) ใช้เพจจิ้งได้กลายเป็นบังคับและการแบ่งส่วนได้รับการปล้นลงเพื่อเหตุผลด้านประสิทธิภาพ.
ครั้งแรก 64 บิตซีพียูจากอินเทลและเอเอ็มดีสนับสนุน 40 บิตที่อยู่ทางกายภาพและ 48 บิตที่อยู่เชิงเส้น

ผลลัพธ์ (ไทย) 3:

โหมดยาวขยายทั่วไป " ลงทะเบียน " 64 บิต ( rax rbx , ฉีก , RSP rflags , , , etc ) และเพิ่มอีก 8 จำนวนเต็ม " ลงทะเบียน " ( R8 R9 , , . . . , R15 ) บวกมากกว่า 8 SSE ทะเบียน ( xmm8 เพื่อ xmm15 ) ซีพียู ที่อยู่เชิงเส้นจะขยายไปยัง 64 บิต ( อย่างไรก็ตาม ให้ CPU อาจใช้น้อยกว่านี้ ) และพื้นที่ที่อยู่ทางกายภาพขยาย 52 บิต ( ให้ CPU อาจใช้น้อยกว่านี้ )ในโหมดโหมดสาระยาวเพิ่มอีก CPU .
โหมดยาวไม่สนับสนุนอุปกรณ์ งานสลับหรือเสมือน 8086 งาน ในโหมด CS ปัจจุบันกำหนดว่ารหัสที่กำลังทำงานเป็นบิต 64 รหัส ( โหมดนานจริง ) หรือ 32 บิตรหัส ( โหมดความเข้ากันได้ ) , หรือแม้กระทั่ง 16 บิตโหมดการป้องกันรหัส ( ยังอยู่ในโหมดความเข้ากันได้ ) ใช้เพจได้กลายเป็นบังคับและการแบ่งส่วนได้ถูกปล้นลงสำหรับเหตุผลประสิทธิภาพ .
ครั้งแรก 64 บิตซีพียูจากทั้ง Intel และ AMD สนับสนุน 40 บิตทางกายภาพที่อยู่และที่อยู่เส้น 48 บิต